一 : protel_DXP2004_笔试题1
（1）Protel DXP
分组
口主要
成。［www.61k.com）
方式适应桌面（5）原设计，印
制电路板设计系
统主要用（1）原
图，其本质内容有 （2）连线工具栏（Wiring）主要用于放置原理过程中最重要的工具栏。执行打开或关闭该工具栏。
格是移动光标和放置原理图
（4）光标的显示类型有 大十字 、 小十字
三种。 （5）Protel DXP明确。一级是以元下面又以元件 左 键点住要旋转的元件 键，每按一次，元件逆度
；按 X 键可以进方向翻转，按
Y 键可以进行垂直方（7）使用总线代替一组导线，需配合。
注文字不同，者只是
件必须（2）
另一种方法
（3）原
的中心有一个十字坐
标轴，将工作区划分为4个
象限，一般在限绘制
（4）原理图
（5）管脚只有一端具有
性，将
其与元件外形相连，设计层次原理设计，也可设计。
所谓自上而下的设计方法，
原理图时，如果不清楚每个模块到底有哪些端口，就可
以采设计方法。
属性时该方块电路，或通
过用鼠方块电路的同次原理图来说
起来的过程。
（
2）在编译项
目之前，可以根据实际情况对项目选项进行设置，
以便主要设
类型共有红色代
橙色代黄色代绿色代
网络分布。
表，它包含电路
( 7 )元件采
购报表
信息，又叫元件报表
或元件清单
导电板层划分制电路制电路板以
制电路高
频布式应按拐这样可以减小高
频信号的辐射和相互（4）创建PCB文件
令。6）放置元器件令。
（7）在PCB编辑器中话框内，设置可视栅格间距。
元件封装有两种方式
利用封装向导可以创
（3）制作直
插元件封装时
则检查的英文
缩写是 板设计规则检查，应执行的命ports令，生成电路板信息表。 （1）在Protel DXP，不能通过网络完成设计项目。(╳)
（2）按组合键Alt+F4可以关闭Protel DXP。(√)
（3）在Protel DXP中一定要建立项目后才可以新建原理图文件。(╳) （1）如果选择菜单命令［Edit］/［Move］/［Move］，在移动元件的同时会将
与元件连接的导线一起移动。（╳）
（2）元件一旦放置后，就不能再对其属性进行编辑。（ ╳ ） （3）在原理图中，节点是表示两交叉导线电气上相通的符号，如果两
交叉导线没有节点，系统会认为两导线在电气上不相通。 （ √ ） （4）要在原理图中放置一些说明文字、信号波形等，而不影响电路的电气结
构，就必须使用画图工具。 （ √ ）
（1）原理图元件外形的形状、大小会影响原理图的正确性。（ ╳ ） （2）元件管脚是元件的核心部分，原理图元件的每一个管脚都要和实
际元件的管脚相对应。（√）
（3）原理图元件管脚序号是必须有的，而且不同的管脚要有不同的序号。（ √ ） （4）原理图元件管脚名称用来提示管脚的功能，管脚名称不能是空的。（ ╳ ） （1）在Protel DXP中不能将整个电路按不同的功能分别画在几张图纸上。 （ ╳ ）
（2）自下而上层次原理图的设计方法，就是由预先画好的子原理图来产生方块电路符号，从而产生层次原理图总图来表达整个系统。（ √ ） （3）层次原理图间切换是指从总图切换到它上面某方块电路对应的子图上，或者从某一层次原理图切换到它的上层原理图中。 （ √ ） （1）执行电气规则检查后，对违反规则的情况，都要全面修改。（ ╳ ） （2）利用导航面板查看错误信息，应选择导航面板Navigate Components选项。（ ╳ ）
（3）执行电气规则检查，可以检查元件序号是否重复。（ √ ） （4）网络表是一种文本式文件，由两部分组成，第一部分为元件描述，第二部分为电路的网络连接描述。（√）
（5）编译项目是对电路板图的检查。（╳）
（1）为使电路板更加美观，布线应尽可能平行布置。（ ╳ ） 1元件的布局应便于信号流通，使信号尽可能保持一致的方向 （√） （3）元件封装是和元件一一对应的，不能混用。 （╳ ） （4）电气边界用于限制元件布置及铜膜走线在此范围内。 （√ ） （5）Protel DXP系统功能强大，提供了丰富的集成元件库。在向PCB
载入网络表的过程中，可以自动加载所需的各种元件库。（╳ ）。 （6）为了设计印制电路板，在画电路原理图时每个元器件必须有封装，
而且元器件封装的焊盘与电路原理图元器件管脚之间必须有对应关系。 （√）
（1）利用封装向导可以创建任何样式的元件封装。 （ ╳ ） （2）在元件封装管理器中，可以在选取元件后，按键盘Delete键删除该元件。 （√）
1 执行设计规则检查后，对违反规则的情况，都要全面修改。（ ╳ ）
2 设计规则检查，可以后台运行。 （ √ ） （1）电子线路设计自动化软件的英文缩写为（ C ）。 A. CAM B. CAD C. EDA D. CAE （2）状态栏的打开和关闭可利用菜单进行设置，方法为执行菜单命令（ A ）。 A.［View］/［Status Bar］ B.［View］/［Command Status］ C.［View］/［Toolbars］ D.［View］/［Workspace Panels］ （3）Protel DXP中项目文件的文件名后缀为（D ）。
A. .IntLib B. .SchDoc C. .PcbDoc D. .PrjPCB （1）Protel DXP 中1mil等于多少厘米？（ D ）。
（ 2） 在 画电路 A. 0.001c原理图m 时， B. 2.54c编辑元m 件属性 C. 1c中，m 哪一项 D. 0.00254cm 为元件序号（ C ）。 A. LibRef B. Footprint C. Designator D.Comment （3）电路原理图的文件名后缀为（ B ）。
A. .SchLib B. .SchDoc C. .PcbDoc D. .PcbLib
（4）Protel DXP中，元件集成库的文件名后缀为（ A ）。
A. .IntLib B. .SchLib C. .PcbLib D. .PrjPCB
（5）执行菜单命令（ A ）可以打开或关闭连线工具栏。 A. View / Toolbars / Wiring B. View / Toolbars / Drawing O bjec ts C. V
iew / Toolbars / Digital Objects D. View / Toolbars / Power （6）以下哪一个是电路原理图的常用元件杂项库文件（ D ）
Connec A. TItor s.IntLib
Logic Gate2.IntLib B. Miscellaneous C. C-MAC-Crystal Oscillator.IntLib D. Miscellaneous D（evic7）绘es.I制ntLib 电路原理图时，在导线拐弯处，光标处于画线状态时，在键盘上按（ B ）可以改变导线的转折方式。 （ 1A）. Ctr执行l+空File格键/Ne w / ScB. Shifhemat+tic空 Librar格键 y 可C. 以生成Alt+空格键（C ） 文件。D. Tab+
空格键 A. 原理图 B. 元件封装库 C. 原理图元件库 D. 项目
（2）原理图元件库文件名的后缀为（ A ）。
A. .Schlib B. .SchDoc C. .PcbDoc D （. .Pc3）bLib
Protel DXP集成元件库后缀为（ D ）。
A. .Lib B. .SchLib C. PcbLib D （. .I4ntLib
）在原理图元件库编辑器，按Library Editor面板上的（ A ） 按钮，可将元件放置到原理图编辑器。
Edit
A. Place B. Add C. Delete D. （5）在原理图元件库编辑器要修改元件属性，按Library Editor面板上的（ D ）按钮。
A. Place B. Add C. Delete D. Edit （1）电气连接的检查报告类型中，其橙色代表（ B ）。
不 报告
A. 严重错误 B. 错误 C. 警告 D. （2）执行菜单命令（ A ），系统开始对项目进行编译，并生成信息报 告。
A. Project/ Compile PCB Project B. Project / Project Option
proteldxp2004 protel_DXP2004_笔试题1
C. Design / Netlist / Protel D. Design / Make Project Library （3）生成项目元件采购报表，应执行的命令为（ B ）。[www.61k.com］
A．Reports/Report Project Hierarchy B．Reports/Bill of Materials
C．Design / Netlist / Protel D．Design / Make Project Library
（4）生成层次原理图中各原理子图元件报表，应执行的命令为( C )
A．Reports/Report Project Hierarchy B．Reports/Bill of Materials C．Reports/Component Cross Reference D．Design / Make Project Library
（5）生成项目元件库，应执行的命令为（ D ）。
A．Reports/Report Project Hierarchy B．Reports/Bill of Materials
C．Design/Netlist / Protel D．Design / Make Project Library
（1）元件封装按安装形式分为（B ）大类。
A、三 B、两 C、四 D、五 （2）元件封装英文名称为（ D ）。
A、Pad B、Vir C、Layer D、Footprint
（3）板层的英文名称为（ C ）。
A、Pad B、Vir C、Layer D、Footprint
（4）放大图型元素的热键为（ B ）。
A. Home B. PageUp C. End D. PageDown （5）刷新屏幕操作热键为（ C ）。
A. Home B. PageUp C. End D. PageDown
（6）缩小图型元素的热键为（ D ）。
A. Home B. PageUp C. End D. PageDown
（1）绘制层次原理图时，放置方块电路输入/输出端口的工具为Place菜单下的（C ）命令。
A. Port B. Part C. Add Sheet Entry D. Sheet Symbol
（2）层次原理图之间的切换，可使用菜单Tools下的（ A ）命令。
A. Up/Down Hierarchy B. Annotate C. Convert Part To Sheet Symbol D. Cross Probe
（3）绘制层次原理图时，放置方块电路的快捷键为（ B ）。
A. P / U B. P / S C. P / N D. P / A
（1）元件封装库文件的后缀为（ D ）。
A. IntLib B.SchDoc C.PcbDoc D. PcbLib （2）元件封装外形应放置图层为（ C ）。
A. Top B.Bottom C. Top Overlay D. Keep-Outlayer
（3）选择好元件封装后，向PCB放置元件，应单击（ A ）键。
A. Place B. Rename C. Add D.Update PCB
（1）DRC对话框中，布线间隙规则位于Rules To Check目录下（ A）规则分类中。
A.Electrical B.Routing C.Manufacturing D.High Speed
（2）DRC对话框中，布线宽度设置位于Rules To Check目录下（ B ）规则分类中。
A.Electrical B.Routing C.Manufacturing D.High Speed
（3）DRC对话框中，孔尺寸设置位于Rules To Check目录下（ C）规则分类中。
A. Electrical B. Routing C. Manufacturing D. High Speed
二 : NI DSP笔试题
1. 5khz的正弦波, 采样频率40khz, 取16个周期, 问一共多少个点(n)?然后对采样数据做n点dft, 问dft后其中有非零值的点是哪些2. 给出一个h(e^jw) = 1 - z0 * e^(-jw), 其中z0为不在单位圆上的零点证明其群延迟为 re(z0 * e^(-jw) / (z0 * e^(-jw) - 1))3. 给出一个m*n的矩阵a, 满足什么full rank然后证明一个方程的解是一条我看不懂的式子的最小值...tot4. 求扔两个色子得到7的概率...没了- -到现场看几乎都是研究生...? = = 看来我也就能去玩玩而已...三 : ACCESS笔试题
下列各题a）、b）、c）、d）四个选项中，只有一个选项是正确的。请将正确选项填涂在答题卡相应位置上，答在试卷上不得分。四 : sybase笔试题
sybase：考很多java基础题，属于基础类+职业倾向类的笔试题。不过问题是考得太细节了，居然要你指出在compile time会出的错误……我印象最深的是给了7、8句throw语句，问其中哪个throw抛出的exception需要外部函数声明throws……这个太无聊了点。
本文标题：笔试题-protel_DXP2004_笔试题161阅读| 精彩专题| 最新文章| 热门文章| 苏ICP备13036349号-1